【崗位職責】
1. 負責信號處理分機方案設計,策劃項目的重大環(huán)節(jié)及里程碑節(jié)點,分解各類軟硬件技術指標,完成任務下發(fā);
2. 負責信號處理軟件功能的方案設計、程序源代碼實現、技術資料的編制等相關工作;
3. 負責信號處理分機和模塊軟件功能測試和外場試驗等,配合系統(tǒng)聯調聯試;
4. 完成部門安排的其他工作。
【崗位要求】
1. 碩士及以上學歷,電子工程、通信與信號處理等相關專業(yè)優(yōu)先;
2. 熟悉FPGA開發(fā)與仿真流程,熟悉RTL編碼、仿真、驗證等;
3. 熟練掌握Verilog/VHDL語言,有過中等規(guī)模FPGA項目經驗者優(yōu)先;
4. 熟練運用Vivado、Matlab、ModelSim等EDA開發(fā)與仿真工具;
5. 精通altera或xilinx等系列芯片,了解雷達對抗信號處理的相關算法者優(yōu)先。