崗位職責:
1.DRAM存儲單元的特性與測試規(guī)格開發(fā);
2.感應放大器電路性能的調試以及設計驗證;
3.核心存儲陣列相關的芯片內部時序設計窗口評估以及設計驗證;
4.核心陣列器件特性研究與失效分析;
5.針對低良率的相關測試項目進行分析并且給出改善方向。
任職要求:
1.碩士及以上學歷,具有元件/微電子/集成電路背景,并具有產(chǎn)品或電性失效分析相關領域的行業(yè)經(jīng)驗者優(yōu)先;
2.熟悉電路特性分析、元器件內部設計原理、結構及工藝者優(yōu)先;
3.有微電子、物理等相關學習或工作背景者優(yōu)先;
4.嚴謹細心,具備良好邏輯思維和溝通能力。