国产三级网站在线观看-免费国产白袜踩踏视频区-免费黄片视频大全在线观看-97精品人妻无码在线视频

參與從RTL到GDSII的物理實現(xiàn)流程，重點負責UPF低功耗設計、DFT Pattern調(diào)試及量產(chǎn)支持，確保芯片滿足功耗、時序和可測試性要求。
崗位職責：
1. RTL到網(wǎng)表物理實現(xiàn)，參與模塊級或芯片級綜合，優(yōu)化時序、面積和功耗。
2. 低功耗設計UPF流程，實現(xiàn)多電壓域設計，定義并驗證UPF/CPF低功耗流程；分析功耗并優(yōu)化。
3. DFT Pattern調(diào)試與量產(chǎn)支持，完成Scan/ATPG Pattern生成與驗證，調(diào)試測試覆蓋率問題；參與芯片量產(chǎn)問題分析，定位DFT相關測試失效根因。
4. 流程優(yōu)化與自動化，開發(fā)TCL/Python腳本提升工作效率，協(xié)助建立和完善中端實現(xiàn)流程文檔。
任職要求：
1.電子/微電子/計算機相關專業(yè)碩士及以上學歷，2年以上數(shù)字中端實現(xiàn)經(jīng)驗， 至少參與過1款芯片的物理實現(xiàn)。
2.熟悉綜合，STA基礎流程，掌握UPF/CPF低功耗設計方法，具備多電壓域設計經(jīng)驗。
3.了解DFT基礎（Scan/ATPG/MBIST），能調(diào)試測試Pattern問題。
4.能使用TCL/Python進行基礎腳本開發(fā)。