【崗位職責(zé)】
1.參與衛(wèi)星星務(wù)計(jì)算機(jī)系統(tǒng)需求討論,理解并掌握星務(wù)計(jì)算機(jī)具體需求,獨(dú)立完成星務(wù)FPGA的總體方案設(shè)計(jì)、器件選型、接口定義等工作。
2.使用VHDL或Verilog語(yǔ)言完成星務(wù)FPGA的代碼開(kāi)發(fā)和維護(hù),實(shí)現(xiàn)星務(wù)計(jì)算機(jī)的核心功能,包括總線(xiàn)接口、存儲(chǔ)器管理、通信接口、時(shí)間管理等邏輯,并完成代碼的可靠性設(shè)計(jì),確保代碼在軌應(yīng)用的安全性和可靠性。
3.完成星務(wù)計(jì)算機(jī)FPGA代碼的仿真和驗(yàn)證,并配合參與計(jì)算機(jī)調(diào)試工作。
4.編寫(xiě)和維護(hù)FPGA開(kāi)發(fā)過(guò)程的全部文檔。
5.支持衛(wèi)星系統(tǒng)級(jí)測(cè)試和在軌測(cè)試,定位并解決過(guò)程中出現(xiàn)的FPGA相關(guān)問(wèn)題。
【任職資格】
1.本科及以上學(xué)歷,微電子、電子工程、通信、計(jì)算機(jī)、航空航天等相關(guān)專(zhuān)業(yè)。
2.3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn),有宇航或高可靠性電子產(chǎn)品FPGA開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先。
3.熟悉完整的FPGA開(kāi)發(fā)流程和質(zhì)量管理流程。
4.精通VHDL或Verilog語(yǔ)言,具有扎實(shí)的數(shù)字電路基礎(chǔ)。
5.深入理解時(shí)序分析、時(shí)鐘域交叉(CDC)等關(guān)鍵設(shè)計(jì)概念。
6.有ASIC/FPGA驗(yàn)證經(jīng)驗(yàn),掌握SystemVerilog/UVM者優(yōu)先。